Artikel-ID: 000078039 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.03.2015

Warum funktioniert die Soft LVDS RX Intel® FPGA IP mit externer PLL-Option bei Intel® MAX® 10 Geräten nicht korrekt, wenn die Quartus® II Softwareversion 14.1 verwendet wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines bekannten Problems in der Quartus® II Software Version 14.1 funktioniert die Soft LVDS RX Intel® FPGA IP im externen PLL-Modus Intel® MAX® 10 Geräten möglicherweise nicht korrekt.

    Der Grund dafür ist, dass die rx_syncclock - und rx_readclock Ports im Intel MAX 10 FPGA Soft-LVDS-Intel FPGA IP fehlen, was dazu führt, dass die rx_out parallelen Daten feststeckende Daten aufweisen.

    Lösung

    Um dieses Problem zu umgehen, ändern Sie die Soft LVDS RX Intel FPGA IP in den internen PLL-Modus.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel Quartus-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® MAX® 10 FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.