Artikel-ID: 000078009 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 20.08.2014

Wie erzeuge ich einen Hot-Reset von der Altera Hard IP for PCI Express Avalon-ST Root Port?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Das PCI-Express-Spezifikationsrevision® 3.0 beschreibt einen Hot-Reset und wie er über den Link signalisiert wird.

Setzen Sie im Altera® Root-Port Bit[6] Sekundärer Bus-Reset des Bridge-Control-Register (0x03E) einen Hot-Reset verursacht. Lesen Sie Abschnitt 7.5.3.6 der PCIe-Spezifikation Revision 3.0.

Dies ist ein Typ-1-Konfigurationsraumregister, auf das durch Ausgabe eines Typ-0-Konfigurations-TLP zugegriffen wird.

Lösung

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.