Artikel-ID: 000078004 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 13.11.2018

Der Fehler kann auftreten, wenn VHDL-Designs mit aktiviertem MMR mit VCS-MX simuliert werden

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Ein Segmentierungsfehler kann auftreten, wenn eine Arria 10 EMIF-IP in VHDL simuliert wird mit MMR aktiviert, mit Synopsys VCS-MX.

    Lösung

    Die Problemumgehung für dieses Problem lautet:

    1. Führen Sie vhdlan ohne die Option -xlrm aus.
    2. Führen Sie vcs mit der Option -xlrm aus.

    Dieses Problem wird in einer zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.