Artikel-ID: 000078002 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.09.2014

Unter welchen Bedingungen kann der Deterministic Latency PHY bei der Implementierung des OBSAI-Protokolls in Arria® V GX/GT-Geräten keine rx_syncstatus erreichen?

Umgebung

    Intel® Quartus® II Software
    Arria® V Transceiver Native PHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei der Implementierung des OBSAI-Protokolls mit dem Deterministic Latency PHY in Arria® V GX/GT-Geräten kann es vorkommen, dass Sie keine rx_syncstatus erreichen, wenn IDLE-, IDLE_ACK- und IDLE_REQ-Muster während des Verbindungsvorgangs gesendet werden.

Lösung

Sie können die Synchronisierung erreichen, indem Sie rx_patternalign erneut auslösen oder rx_digitalreset bestätigen.

Dies gilt für den PHY für die deterministische Latenz mit der folgenden Konfiguration.

  • Datenrate: 6,144 Gbit/s
  • PMA-PCS-Datenbreite: 20 Bit

Weitere Artikel

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
Arria® V FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.