Artikel-ID: 000077975 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.09.2012

Fehler: CQn I/O "mem_cq[0]" kann nicht auf eine Pin für den CQn-I/O-Standort platziert werden.

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Diese Fehlermeldung tritt auf, wenn Folgendes verwendet wird:

  • Der Altera QDCONFIG- und QDCONFIG-SRAM-Controller mit UniPHY IP
  • Schnittstelle zu einer QDFACING-Komponente mit einer Leselatenz von 2

Aufgrund der internen Struktur der IO-Elemente von Arria® II GX, Stratix® III- und Stratix IV-Geräte, die CQ- und CQn-Signalverbindungen müssen ausgetauscht werden, wenn eine Schnittstelle zu einer QDSMS-SRAM-Komponente mit einer Leselatenz von 2 besteht.

Schließen Sie die Leseuhren an:

  • QDQA-SRAM-Komponente CQ-Pin -> FPGA CQn-Pin (im Pinplaner als Qbar gekennzeichnet)
  • QDS-SRAM-Komponente CQn-Pin -> FPGA DQS-Pin (im Pinplaner mit S gekennzeichnet)

Verbinden Sie bei QDR II oder QDR II SRAM-Geräten mit 1,5 oder 2,5 Leselatenzzyklen CQ mit DQS-Pin (S im Quartus II Pin Planner) und CQn zu CQn-Pin (Qbar im Quartus II Pin Planner).

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

เอฟพีจีเอ Arria® II GX
Stratix® IV FPGAs
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.