Artikel-ID: 000077972 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.02.2014

Gibt es Updates für den 10GBASE-KR PHY IP Core in der Quartus® II Softwareversion 13.0 SP1 dp1?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei bestimmten Bedingungen mit hohem Fehler wählt der 10GBASE-KR PHY IP Core Link Trainingsalgorithmus einen zu niedrigen Wert nach dem Abgreifen aus.

    Lösung

    Installieren Sie den Patch Quartus® II Software 13.0 SP1 dp1. Generieren Sie den 10GBASE-KR PHY IP Core neu und kompilieren Sie das Design neu.

    Dieses Problem wurde in der Intel® Quartus® II-Softwareversion 14.1 behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Stratix® V FPGAs
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.