Artikel-ID: 000077960 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.06.2014

Warum funktioniert das ATX PLLCLK-Switching in der Simulation nicht, wenn die Stratix V GX Custom oder low latency PHY in Quartus II Software Version 12.0 verwendet wird?

Umgebung

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Fehlers im Simulationsmodell funktioniert der ATX PLLCLK-Wechsel nicht, wenn die Stratix® V GX Custom oder low Latency PHY in Quartus® II Software Version 12.0 verwendet wird.

    Lösung

    Um dieses Problem zu beheben, können Sie vorübergehend die CMU PLL in der PHY MegaWi markiert™ haben, um DENCLK-Wechsel zu simulieren.

    Dieses Problem wird in einer zukünftigen Version von Quartus behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Stratix® V GX
    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.