Artikel-ID: 000077959 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.10.2011

ALTMULT_ADD Megafunktion unterstützt VHDL nicht mit Stratix V

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die ALTMULT_ADD-Megafunktion unterstützt das VHDL-Verhalten nicht Modelle mit der Stratix V Gerätereihe.

    Lösung

    Verwenden Sie einen Co-Simulator und VHDL-Wrapper-Code, um einen Verilog zu generieren HDL-Simulationsmodell oder Simulation mit einem von ClearBox generierten Design.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.