Kritisches Problem
Die ALTMULT_ADD-Megafunktion unterstützt das VHDL-Verhalten nicht Modelle mit der Stratix V Gerätereihe.
Verwenden Sie einen Co-Simulator und VHDL-Wrapper-Code, um einen Verilog zu generieren HDL-Simulationsmodell oder Simulation mit einem von ClearBox generierten Design.