Artikel-ID: 000077955 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.08.2012

Warum stürzt mein Ausgabetakt nicht um, wenn in Cyclone III oder Cyclone IV-Geräten kaskadierte PLL-Ausgabezähler simuliert werden?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus II Software Version 9.1 und neuer können die Ausgabeuhren während der funktionellen Simulation von PLL-Ausgabezählern, die auf Cyclone III und Cyclone IV Geräte abzielen, nicht umschalten. Dieses Problem bezieht sich auf das funktionelle Simulationsmodell und beeinflusst das Hardwareverhalten nicht.

    Lösung

    Um dieses Problem zu umgehen, verwenden Sie die Timing-Simulation, wenn die ALTPLL-Megafunktion so konfiguriert ist, dass ein Ausgabezähler kaskadiert verwendet wird. Die Zeitsimulation ist von dem Problem in den funktionellen Simulationsmodellen nicht betroffen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Cyclone® IV GX
    เอฟพีจีเอ Cyclone® III LS
    Cyclone® III FPGAs
    เอฟพีจีเอ Cyclone® IV E

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.