Artikel-ID: 000077945 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum generiert die QDCONFIG SRAM UniPHY-basierte Controller-IP kein QCONFIGD-Signal für die Schnittstelle?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

QCONFIGD-Signal wird nicht generiert, weil es nicht von der QDCONFIG SRAM UniPHY-basierten Controller-IP verwendet wird, um festzustellen, ob die zurückzukommenden Daten gültig sind oder nicht.

QDCONFIG SRAM UniPHY-basierte IP verwendet einen Kalibrierungsprozess, um die genaue Leselatenz zu ermitteln, d. h. wie lange es dauert, bis die gültigen Daten vom QDCONFIG SRAM-Gerät zurücksenden, nachdem ein Lesebefehl von der IP gegeben wurde.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 8 Produkte

เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX
Stratix® III FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.