Kritisches Problem
Für Bonded-Mode-Varianten mit Lanes pro Konvertergerät (L) größer als 6; beim Generieren des Simulationsdateien:
Error: No valid setting found for the specified output frequency ( MHz), pma width() and Master CGB division factor(1). Your selection of Bandwidth setting may also contribute to this issue.
Bei nicht gebundenen Modusvarianten mit L>6 kann es zu einer Simulation Fehler.
Der bestehende IP-Kerntestbench implementiert PLL-Feedback-Compensation-Bonding Konfiguration für den Bonded-Modus und x1-Bonding-Konfiguration für den Nicht-Bond-Modus. Sie muss die ATX PLL aus dem IP-Katalog neu generieren und die Bindungskonfiguration ändern zu x6/xN-Bonding für den Bonded-Modus oder xN-Bonding für den nicht-bondierten Modus.
Dieses Problem betrifft den JESD204B IP-Kerntest, der auf einen Arria 10 ausgerichtet ist. Gerät.
Generieren Sie den Arria 10 Transceiver ATX PLL aus dem IP-Katalog mit folgendem Parametereinstellungen:
Bandbreite: mittel
PLL-Ausgangsfrequenz: /2
PLL-Integer-Referenztaktfrequenz: /20 (für Hard PCS), /40 (für Soft-PCS)
Wählen Sie Block "Master Clock Generation Block einbeziehen"
Wählen Sie im Bonded-Modus Die Option Bonding-Clock-Ausgangsports aktivieren, PMA Schnittstellenbreite = 20 (für harte PCS) oder PMA-Schnittstellenbreite = 40 (für Soft PCS)
Wählen Sie für den nicht-bondierten Modus die Option Enable x6/xN non-bonded High-Speed Clock Output (x6/xN nicht gebundene Hochgeschwindigkeits-Taktausgabe aktivieren) Hafen
Einzelheiten zur Implementierung des Bonding-Modus finden Sie in der Arria 10 Transceiver-PHY Benutzerhandbuch, "Implementierung des x6/xN-Bonding-Modus" und "Implementierung von Mehrkanal-xN-Konfiguration ohne Bindung" Themen.
Dieses Problem wird in einer zukünftigen Version behoben.