Artikel-ID: 000077914 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.06.2014

Warum ist meine JTAG-Kette gebrochen, wenn das HPS_nRST- oder HPS_nPOR-Signal bestätigt wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der JTAG-Port für hard processor system (HPS) (HPS_TCK, HPS_TMS, HPS_TDI HPS_TDO) Arria® V SoC und Cyclone® V SoC-Geräte im Test Logic Reset gehalten werden, wenn entweder HPS_nRST Oder HPS_nPORwird bestätigt.

 

Lösung

Um FPGA Konfiguration oder Boundary Scan durchzuführen, stellen Sie sicher, dass einer der folgenden Angaben zutrifft:

  • Der HPS-Port ist während der Ausführung nicht in der JTAG-Kette enthalten HPS_nRST Oder HPS_nPORwird bestätigt.
  • Das HPS_nRST Oder HPS_nPORwird vor der Verwendung der JTAG-Kette dekomtiert.

Beachten Sie, dass der HPS JTAG Port nicht für Konfigurations- oder Boundary-Scan verwendet und nur für den Debugger-Zugriff verwendet wird.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA
Arria® V ST SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.