Kritisches Problem
Beschreibung
CPRI IP-Kernvarianten, die in VHDL generiert werden und das Ziel ein 28-nm-Gerät kann im A ab jetzt nicht erfolgreich simuliert werden Simulator.
Der Simulator zeigt die folgende Fehlermeldung an:
ELAB2: Fatal Error: ELAB2_0103 Input and inout ports
of type reg are not allowed in Verilog modules instantiated in VHDL.
Lösung
Verwenden Sie einen anderen Simulator, um Ihren CPRI IP-Kern VHDL zu simulieren. Abweichung, die auf ein 28-nm-Gerät ausgerichtet ist.
Dieses Problem wurde in Version 13.0 der Quartus II Software behoben.