Artikel-ID: 000077907 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 05.11.2012

Warnung (10631): VHDL Prozessaussagen-Warnung bei <filename>.vhd(): Inferring-Verriegelung(es) für Signal oder Variable "<name>", der seinen vorherigen Wert in einem oder mehreren Pfaden durch den Prozess hält</name></filename>

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • DSP Builder for Intel® FPGAs Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Software sehen Sie diese Warnung möglicherweise, wenn Ihr Code einen Incrementer oder Dekrementer mit einem Nichterwähnungs-Reset implementiert, bei dem einige der Bits konstant bleiben.  Beispielsweise meldet die Quartus II Software mit dem folgenden Code fälschlicherweise eine Warnung für die niedrigeren Bits:

    process (reset, clk)
    begin
     if reset = '1' then
      minus_8_count_int <= TO_UNSIGNED(16,5);
     elsif (rising_edge(clk)) then
      minus_8_count_int <= minus_8_count_int - 8;
     end if;
    end process;

    Da die Zählerdekremente um 8, die unteren 3 Bits nicht verwendet werden, und bevor sie weg optimiert werden, mahnt die integrierte Quartus II Synthese, dass sie keine Abstriche sind.

    Lösung

    In diesem Fall ist es sicher, die Warnung zu ignorieren, da keine Fehler implementiert sind.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.