Artikel-ID: 000077905 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum erhalte ich Verletzungen des Wiederherstellungs-/Entfernungszeitablaufs in meinem RLDRAM II Controller-Design?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie das RLDRAM II-Design mithilfe von DDR Timing Wizard (DTW) in Quartus® II Software Version 8.1 einschränken, werden Verletzungen der Wiederherstellung/Entfernung des Timings angezeigt. Dies sind jedoch falsche Pfade, die nicht korrekt eingeschränkt sind. Um die False-Path-Zuweisungen zu setzen, fügen Sie die folgenden Zeilen unten in der DTW-generierten SDC-Datei hinzu und führen TimeQuest Timing Analyzer erneut aus.

set_false_path -von [get_clocks {dtw_read_*}] zu [get_clocks {g_stratixii_pll_rldramii_pll_inst|altpll_component|pll|clk[0]}]

set_false_path -von [get_clocks {g_stratixii_pll_rldramii_pll_inst|altpll_component|pll|clk[0]}] -zu [get_clocks {dtw_read__*}]

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.