Warum sehe ich eine hohe Bit-Fehlerrate (BER), wenn ich das Intel® Quartus® Prime Software Transceiver Toolkit verwende, um meine Intel® Stratix®10 und Intel Agilex® 7 FPGA E-Tile Transceiver im PAM4-Modus zu optimieren?

Der akzeptierte BER von Transceivern, die mit PAM4-Modulation ausgeführt werden, ist viel höher als bei NRZ.

Zum Beispiel:

• Die Ethernet-Spezifikationen 25GBASE-KR/CR/GAUI 802.3by und 100GBASE-KR4/KP4 802.3bj IEEE mit NRZ-Modulation ermöglichen einen BER von 10E-12 ohne Forward Error Correction (FEC).
• Die Ethernet-Spezifikation 100GBASE-KR2/CR2 802.3cd IEEE mit PAM4-Modulation ermöglicht einen BER von 10E-5 ohne FEC.

Aus diesem Grund ist ein FEC für PAM4-modulierte Ethernet-Konfigurationen obligatorisch. Andere Protokolle können unterschiedliche zulässige BER-Anforderungen haben.

Mit dem Intel® Quartus® Prime Software Transceiver Toolkit können Sie die E-Tile Transceiver PMA optimieren. Der Transceiver Toolkit BER wird auf den rohen PRBS-Daten berechnet und schließt die FEC nicht ein.

Bei vollständigem System-BER sollten Sie die Auswirkungen des FEC in Ihrem System berücksichtigen und korrigierte und nicht korrigierte Fehler-FEC-Statusregister analysieren.