Artikel-ID: 000077895 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.03.2022

Warum kann mein F-Tile Ethernet Intel® FPGA Hard IP Design-Beispiel korrigierte empfangene Daten in 50GE-2 OTN Variant nicht erfassen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems im F-Tile Ethernet-Intel® FPGA Hard IP in der Intel® Quartus® Prime Software v21.2 werden die Ausgabedaten von RX PCS66 in der 50GE-2 OTN-Variante (sowohl FGT- als auch FHT-Transceiver) beschädigt.

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.