Artikel-ID: 000077889 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.12.2014

Benutzerhandbuch für die 100G-MegaCore-Funktion von Interlaken bietet unzureichende Informationen für die Verbindung Arria 10 TX PLL

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Laut der 100G-Interlaken-MegaCore-Funktion Benutzerhandbuch, Benutzerlogik sollte die tx_pll_locked Eingabe vorantreiben Signal an einen Arria 10 100G Interlaken IP-Kern mit dem logischen UND pll_locked der Ausgangssignale der Arria 10 TX PLL IP-Kerne. Diese Informationen sind jedoch unvollständig. Die Eingabe Signale an das logische UND sollten auch die Inversen von jedem enthalten TX PLL-Signal pll_cal_busy .

    Zur Veranschaulichung im Falle einer einzigen externen TX PLL, siehe Abbildung 5-3, Arria 10 PLL zu Arria 10 100G Interlaken MegaCore Funktionsverbindungsdiagramm, in der "Migration von 100G Interlaken IP Kern von Stratix V bis Arria 10 Geräte" Kapitel der Arria 10 Migrationsleitfaden.

    Lösung

    Dieses Problem hat keine Problemumgehung. Stellen Sie sicher, dass Sie die Arria verbinden 10 externe TX-PLLs auf Ihrem 100G Interlaken IP-Kern gemäß die Anweisungen in diesem Erratum.

    Dieses Problem wurde in Version 14.1 der 100G behoben Benutzerhandbuch für die Interlaken MegaCore-Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.