Artikel-ID: 000077885 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.01.2013

Warum erhalte ich die folgende Fehlermeldung beim Kompilieren eines PCI Express-Designs in der Quartus II Software für Stratix V-, Arria V- oder Cyclone V-Geräte?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Fehler (11128): Das folgende Signal kann nicht geroutet werden: :top|_plus:ep_plus|:epmap|altpcie_cv_hip_ast_hwtcl:pcie_core_hardip_epx4_inst|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip: g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|blockselect. Das Gerät enthält nicht die Routing-Ressourcen, die für diese Verbindung erforderlich sind.
    Lösung Dieser Fehler ist darauf zurückzuführen, dass die dedizierte pin_perstn auf der PCI Express Hard IP nicht korrekt angeschlossen ist.
    In PCI Express Hard IP muss die Eingabe-Pin "pin_perstn" direkt von einer I/O-Pin angetrieben werden, sie kann nicht von der Benutzerlogik angetrieben werden.
    Um den Fehler zu beheben, verbinden Sie den pin_perstn mit FPGA Pin nPERST.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Arria® V GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.