Artikel-ID: 000077860 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Kann ich die Option "Enable Avalon-MM Byte-Enable Signals" deaktivieren, wenn die DDR3 SDRAM UniPHY-basierte Controller-IP in Qsys implementiert wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Sie bei der Verwendung eines DDR3-UniPHY-Controllers der Version 11.1 in Ihrem Qsys-System die Option "Enable Avalon-MM byte-enable signals" deaktivieren, können Sie feststellen, dass auf dem Avalon Bus kein Byte aktiviert ist. Das Vorhandensein des Avalon Byte, das aktiviert wird, hängt von dieser Option ab. Diese Option ist standardmäßig aktiviert, kann aber deaktiviert sein, wenn keine Byte-Aktivierung gewünscht ist.

    Es wird nicht empfohlen, die Avalon Byte in einem Qsys-System zu deaktivieren, insbesondere in einem System mit gemischter Breite oder wenn Master teilweise Wortzugriffe durchführen können, da dies zu potenziellen Datenbeschädigungen führen kann.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 8 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® IV E
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    Stratix® III FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.