Beschreibung
Aufgrund eines Fehlers im SOPC® Builder ist der PCI Express® Core Clock Out immer auf 125 MHz eingestellt.
Dies kann zu Timing-Ausfällen in den Gerätegeschwindigkeiten -7 und -8 führen.
Lösung
Um dieses Problem zu beheben:
Manuelles Bearbeiten der Datei pcie_compiler_0_core.v und Ändern
altpcie_hip_pipen1b_inst.core_clk_divider = 2 zu
altpcie_hip_pipen1b_inst.core_clk_divider = 4
Dieses Problem betrifft alle Versionen von SOPC Builder bis zu und einschließlich v10.1.
Dieses Problem wurde in Quartus® II Version 10.1SP1 behoben. Kunden wird empfohlen, ein Upgrade auf diese Version von Quartus® II durchzuführen und sich zu regenerieren.