Wenn Sie zwei DDR3-Hard-Memory-Controller (HMC) an der Ober- und Unterkante verbinden und pll_afi_half_clk als Taktgeber für den MPFE-Port verwenden, kann es zu Timing-Verstößen des Core Setups zwischen dem bonding_in_*- und dem bonding_out_*-Pfad kommen.
Obwohl der MPFE-Takt bis zur Hälfte der Taktfrequenz des Hard-Memory-Controllers laufen darf, hängt die maximale MPFE-Taktfrequenz von der Leistung der Core-Fabric ab. Der Pfad von bonding_out_* zu bonding_in_* wird durch die Core Fabric geleitet und ist zu lang, was zu einer Timing-Verletzung führt.
Senken Sie die MPFE-Taktfrequenz, um einen Timing-Abschluss zu erreichen, und erhöhen Sie die Datenbreite des MPFE-Ports, um die gleiche Bandbreite auf der Speicherschnittstelle beizubehalten.