Artikel-ID: 000077782 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 15.08.2014

Fehler (169175): Pin &ltname&gt mit LVDS-I/O-Standard benötigt einen differenzierten Ausgabepuffer, der an der Stelle &ltname&gt nicht verfügbar ist.

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Diese Fehlermeldung kann während der Kompilierung in der Quartus® II Software angezeigt werden, wenn Sie den IO-Standard LVDS einer IO-Pin zugewiesen haben, die true LVDS-Ausgänge nicht unterstützt.
Lösung

Um diesen Fehler zu vermeiden, verwenden Sie die emulierte LVDS-Standardzuweisung LVDS_E_3R oder LVDS_E_1R.

Hinweis: Um emulierte LVDS-Standards zu verwenden, benötigen Sie zusätzliche Widerstande Geräte auf Ihrem Mainboard. Weitere Informationen finden Sie im Handbuch des jeweiligen Zielgeräts.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 18 Produkte

เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
Arria® V FPGAs und SoC FPGAs
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V FPGAs und SoC FPGAs
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA
Stratix® V FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.