Artikel-ID: 000077768 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.06.2012

CPRI IP Core v11.1 SP2 Testbench.do-Dateien für Arria V DUT – Änderung erfordern

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die .do-Dateien , die mit dem CPRI IP-Kern bereitgestellt werden v11.1 Testbenches für CPRI IP Core v11.1 SP2 Varianten, die das Ziel haben ein Arria-V-Gerät Simulation nicht korrekt unterstützt.

    Lösung

    Um dieses Problem zu beheben, befindet sich in Ihrem CPRI IP-Kern Arria V testbench.do-Datei , Führen Sie die folgenden Schritte durch:

    1. Ersetzen Sie die folgenden Zeilen:

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/sv_reconfig_bundle_merger.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_tx_pma_ch.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_tx_pma.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_rx_pma.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pma.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pcs_ch.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pcs.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_native.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_plls.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_data_adapter.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_8g_pcs_aggregate_rbc.sv

    mit den folgenden Ersatzlinien:

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/sv_reconfig_bundle_merger.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_avmm_dcd.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_h.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_avmm_csr.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_tx_pma_ch.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_tx_pma.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_rx_pma.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pma.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pcs_ch.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pcs.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_avmm.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_native.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_plls.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_data_adapter.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_reconfig_bundle_to_basic.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_reconfig_bundle_to_xcvr.sv

    vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_8g_pcs_aggregate_rbc.sv

    2. Kommentieren Sie die folgenden Zeilen, die in ihren kommentierten Zeilen angezeigt werden Form:

    #vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/sv_xcvr_avmm_dcd.sv

    #vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_8g_pcs_aggregate_rbc.sv

    #vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_aux_rbc.sv�

    #vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_rx_buf_rbc.sv

    #vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_rx_deser_rbc.sv

    #vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_tx_buf_rbc.sv�

    #vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_tx_cgb_rbc.sv

    #vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_tx_ser_rbc.sv�

    Dieses Problem wurde in Version 12.0 der CPRI MegaCore-Funktion behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.