Wie initialisiere ich meine E-Tile-Transceiver-Kanäle meiner Intel® Stratix® 10 und Intel Agilex® 7 FPGA Geräte im Intel® Quartus® Prime Software Transceiver Toolkit?

Der E-Tile-Empfänger des Intel® Stratix® 10 und Intel Agilex® 7 FPGA Geräts benötigt eingehende Daten, damit der RX Adaption-Algorithmus funktioniert. Sie können den PRBS-Verifizierer nicht gleichzeitig mit dem RX-Anpassungsalgorithmus im Transceiver-Toolkit ausführen.

Zum Initialisieren der E-Tile-Transceiver-Kanäle Ihres Intel® Stratix® 10 und Intel Agilex® 7 FPGA Geräts im Transceiver-Toolkit der Intel® Quartus® Prime Pro Edition Software sollten Sie die folgende Sequenz verwenden.

1. Wählen Sie TX und RX PHY und schalten Sie den internen seriellen Loopback ein
2. Wählen Sie TX und RX PHY aus und legen Sie das PRBS-Muster auf PRBS31 fest
3. Wählen Sie nur den TX PHY aus und starten Sie den Hard PRBS Generator
4. Wählen Sie nur den RX PHY aus, führen Sie die Erstanpassung aus und warten Sie, bis sie abgeschlossen ist
5. Wählen Sie nur den RX PHY aus und starten Sie den Hard PRBS Verifier. Sie sollten über fehlerfreie interne serielle Loopback-Daten verfügen. Sie können den PRBS Verifier bei Bedarf zurücksetzen.
6. Wählen Sie nur den RX PHY aus und stoppen Sie den Hard PRBS Verifier.
7. Wählen Sie TX und RX PHY und schalten Sie den internen seriellen Loopback aus. Dies setzt voraus, dass Sie über externen Loopback oder eingehenden Datenverkehr verfügen.
8. Wählen Sie nur den RX PHY aus, führen Sie die Erstanpassung aus und warten Sie, bis sie abgeschlossen ist
9. Wählen Sie nur den RX PHY aus und starten Sie den Hard PRBS Verifier. Sie sollten über fehlerfreie externe serielle Loopback-Daten oder Datenverkehr verfügen. Sie können den PRBS Verifier bei Bedarf zurücksetzen.