Beschreibung
Aufgrund eines Problems in der Quartus® II Softwareversion 13.1 und früher meldet der Design Assistant keine Regelverletzung, wenn das gesperrte Signal einer PLL direkt mit dem Rücksetzsignal eines Registers verbunden ist.
Wenn Sie das gesperrte Signal eines PLL als Reset verwenden, synchronisieren Sie das Signal mit der Ziel-Takt-Domain, um eine korrekte Timing-Analyse zu gewährleisten.
Lösung
Dieses Problem wird voraussichtlich in der zukünftigen Version der Quartus II Software behoben.