Bei der Programmierung eines Serial Configuration (EPCS) Geräts, eines EpcQ-Geräts (Quad Serial Configuration) oder eines seriellen EpcQ-L-Konfigurationsbausteins mit der Serial Flash Loader (SFL)-IP werden aktive serielle (AS)-Signale von/zur FPGA am folgenden Taktrand gestartet oder erfasst:
- nCS und ASDO (DATA0) der FPGA werden am herabfallenden Rand von DCLK gestartet.
- DATEN (DATA1) bis zum FPGA werden am ansteigenden Rand von DCLK erfasst.
Die gesamten zeitlichen Abstimmungen für die AS-Konfiguration finden Sie im jeweiligen Gerätehandbuch oder Gerätedatenblatt.