Artikel-ID: 000077728 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.12.2016

Bietet Intel Unterstützung für Multi-Port-Front-End-IP, die im Core FPGA Fabric implementiert ist?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Front-End-Logik mit mehreren Ports kann verwendet werden, um mehrere Avalon® Bus-Master mit einem einzigen Port Avalon Slave-Speichercontroller zu verbinden.

Derzeit bietet Altera keine Unterstützung für softe Multi-Port Front End IP mit identischer Funktionalität wie die harte Multi-Port Front End IP, die in Arria® V und Cyclone® V Geräten implementiert ist.

Diese Informationsquellen können jedoch als Ausgangspunkt für Benutzer nützlich sein, die Multi-Port-Front-End-Funktionalität in der FPGA Kernlogik benötigen:

Anwendungshinweise

AN637: Gemeinsame Nutzung externer Speicherbandbreite mithilfe des Multi-Port-Front-End-Referenzdesigns (PDF)

Designdateien für AN 637

Zugehörige Produkte

Dieser Artikel bezieht sich auf 24 Produkte

Stratix® V FPGAs
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Stratix® V GT
Arria® V FPGAs und SoC FPGAs
เอฟพีจีเอ Arria® V GT
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Cyclone® V E
Cyclone® V FPGAs und SoC FPGAs
เอฟพีจีเอ Stratix® V E
Cyclone® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SE SoC-FPGA
Arria® V SX SoC-FPGA
Arria® V ST SoC-FPGA
Stratix® IV FPGAs
เอฟพีจีเอ Stratix® IV E

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.