Nein, Sie können keine Intel Agilex® 7 FPGA I-Serie, R-Tile I_PIN_PERST_N und REFCLK_GXR dedizierten Hard IP-Pins in Ihrem FPGA-Fabric-Design verwenden.
Die dedizierten Pins I_PIN_PERST_N_GXR und REFCLK_GXR[R,L][ 14A,14C,15A,15C]_CH[0,1]P/N sind nur mit dem R-Tile Hard IP Silizium verbunden. Sie verbinden sich nicht mit dem FPGA Stoff. Wenn Sie versuchen, die dedizierten R-Tile-Hard-IP-Pins in Ihrem FPGA-Fabric-Design mit der Intel® Quartus® Prime Pro Edition-Software Version 21.2 und früher zu verwenden, wird möglicherweise der folgende interne Fehler angezeigt:
Interner Fehler: Subsystem: PTI, Datei: /quartus/tsm/pti/pti_tdb_builder.cpp, Zeile: 1357
IC-Kante vom src-Atom FALCONMESA_IO_IBUF:OUT (Id: 2282, mit zugeordnetem RE_GID: Keine) zum dst-Atom FALCONMESA_FF:ACLR (Id: 610, mit zugeordnetem RE_GID: 4294967295) hat keine Verzögerung, wenn nicht erwartet und wird nicht geroutet (Edge von src 22292 <signal_name> zu dst 14055 <user_signal_name>)
Interner Fehler: Subsystem: PTI, Datei: /quartus/tsm/pti/pti_tdb_builder.cpp, Zeile: 1357
Die IC-Kante vom src-Atom FALCONMESA_IO_IBUF:OUT (Id: 2268, mit zugeordnetem RE_GID: Keine) zum dst-Atom NADDER_LCELL_COMB:DATAF (Id: 2342, mit zugehörigem RE_GID: 4294967295) hat keine Verzögerung, wenn sie nicht erwartet wird, und wird nicht geroutet (Edge von src 22145 <user_signal_name> zu dst 22200 <user_signal_name>)
Um dieses Problem zu beheben, trennen Sie Ihr FPGA Fabric-Design von den Pins I_PIN_PERST_N_GXR und REFCLK_GXR[R,L][14A,14C,15A,15C] _CH[0,1]P/N .