Artikel-ID: 000077713 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.07.2021

Muss ich ein REFCLK_GXE Taktsignal für nicht verwendete Transceiver E-Tiles bereitstellen, um die Konfigurationsanforderungen für Intel® Stratix® 10 & Intel Agilex® 7 FPGA Geräte zu erfüllen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Stratix® 10 E-Tile Transceiver Native PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Notwendigkeit eines REFCLK_GXE Taktsignals für nicht verwendete Transceiver-E-Tiles zur Erfüllung Intel® Stratix® 10 & Intel Agilex® 7 FPGA Gerätekonfigurationsanforderungen hängt davon ab, ob Sie Ihre E-Tile-Transceiver mit der Zuweisung PRESERVE_UNUSED_XCVR_CHANNELS Quartus® Settings File (QSF) beibehalten.

    Lösung

    Wenn Sie nie vorhaben, den Transceiver E-Tile zu verwenden, und Sie keine PRESERVE_UNUSED_XCVR_CHANNELS QSF-Zuweisung haben, müssen Sie kein REFCLK_GXE Signal bereitstellen, um Intel® Stratix® 10 & Intel Agilex® 7 FPGA Gerätekonfigurationsregeln zu erfüllen.

    Wenn Ihr aktuelles E-Tile nicht verwendet wird, Sie es aber später verwenden möchten, ist eine PRESERVE_UNUSED_XCVR_CHANNELS QSF-Zuweisung erforderlich. In diesem Fall müssen Sie ein REFCLK_GXE Signal bereitstellen, um Intel® Stratix® 10 & Intel Agilex® 7 FPGA Gerätekonfigurationsregeln zu erfüllen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.