Artikel-ID: 000077691 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 11.09.2012

Wie viele zusätzliche DCLK-Zyklen werden benötigt, um in Stratix Geräte der Produktreihe in den Initialisierungsmodus zu gelangen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Um in Stratix® – Geräte der Produktreihe – in den Initialisierungsmodus zu gelangen, werden bei DCLK zwei weitere herabfallende Kanten benötigt, nachdem CONF_DONE hoch geht. Dies ist erforderlich, unabhängig davon, ob Sie die Benutzer-Taktfrequenz (CLKUSR) oder die interne Initialisierungs-Uhr verwenden.

 

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.