Kritisches Problem
Beschreibung
Serielle Loopback-Designs, die auf Cyclone IV GX-Geräte abzielen die Verwendung des funktionellen VHDL-Simulationsmodells kann nicht simuliert werden.
Dieses Problem betrifft nur Designs, die auf Cyclone IV GX-Geräte abzielen, indem sie das funktionelle Simulationsmodell der VHDL. Das Design kann mithilfe von das funktionelle Simulationsmodell der VHDL.
Lösung
Verwenden Sie stattdessen das verilog HDL funktionelle Simulationsmodell.
Dieses Problem wird in einer zukünftigen Version des ASI MegaCore behoben Funktion.