Artikel-ID: 000077650 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.08.2012

Warum werden die PCIe Hard IP SDC-Beschränkungen für tl_cfg* in meinem SOPC Builder-Design ignoriert?

Umgebung

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die PCI-Express-HardIP-Beschränkungen für Signale tl_cfg* werden in den SOPC Builder-Designs ignoriert, da das altpcierd_tl_cfg_sample-Modul in diesem Modus nicht verwendet wird.

    Infolgedessen werden in pcie_compiler_0.sdc die SDC-Beschränkungen, die nach dem kommentar unten platziert werden, ignoriert:

    # Die folgenden Multizyklen-Pfadbeschränkungen sind nur gültig, wenn die Logik zum Abtasten der tl_cfg_ctl und tl_cfg_sts Signale verwendet wird

    Hinweis: Diese Einschränkungen sind in den Platform Designer- und Avalon® Streaming-HardIP-Konfigurationen gültig.

    Lösung

    N/A

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    เอฟพีจีเอ Arria® II GX
    เอฟพีจีเอ Arria® II GZ
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Cyclone® IV GX
    เอฟพีจีเอ Stratix® IV GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.