Artikel-ID: 000077587 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Welche VCCIO-Spannungen sind für Stratix® II LVDS I/O-Standards für verschiedene Banken erforderlich?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Für Stratix II Geräte benötigt der VCCIO für seitenseitige I/O-Banken (1, 2, 5, 6) bei Verwendung von LVDS-Ein- oder Ausgängen 2,5 V.

Takteingabestifte an den oberen/unteren Banken (3, 4, 7, 8) verwenden VCCINT, sodass sich der VCCIO von anderen I/O-Standards bei diesen Banken unterscheiden kann (die Standardeinstellung Quartus® II beträgt 3,3 V).

Die PLL-Ausgangsstifte an Banken 9, 10, 11 und 12 erfordern 3,3 V VCCIO, um LVDS-Signale zu steuern.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.