Artikel-ID: 000077581 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.10.2011

Die Neukonfiguration einer Takt-Multiplikatoreinheit (CMU) PLL in einer ALTGX-Megafunktion kann für Stratix IV GX ausfallen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    In einer ALTGX-Megafunktion wird ein Takt-Multiplikator neu konfiguriert Unit (CMU) PLL kann ausfallen, wenn die CMU PLL einen Senderkanal antreibt mit einem zentralen Taktteiler durch X4/XN und entweder

    • Der Transceiver-Kanal befindet sich in einer Konfiguration im gebundenen Modus, Oder
    • Verwenden Sie den zentralen Taktteiler, um den Sender anzusteuern Kanäle mit X4/XN-Zeilen-Option auf der Haupt-PLL-Seite auf der Registerkarte "Einstellungen für die Neukonfiguration" befindet.
    Lösung

    Legen Sie Standortzuweisungen fest, um die cmU PLL zu platzieren, die laufwerke einen Transceiver-Kanal, der einen zentralen Taktteiler an der Stelle verwendet CMU0 PLL.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® IV FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.