Artikel-ID: 000077561 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.02.2013

Warum fehlt der "Report DDR"-Timing-Bericht, wenn ich mehrere Instanzen einer breiten externen Speicherschnittstelle habe?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in einem Timing-Script für die Quartus® II Softwareversion 12.1SP2 und früher wird bei einem Design mit mehreren Instanzen von breiten (typischerweise x72 Bits oder mehr) externen Speicherschnittstellen möglicherweise nicht der "Report DDR"-Timing-Bericht angezeigt. Wenn der Zeitablaufbericht "DDR melden" angezeigt wird, beeinflusst dieses Problem Ihr Design nicht.

    Lösung

    Führen Sie die folgenden Schritte durch:

    1. Identifizieren und öffnen Sie die <project_name>_p0_report_timing_core.tcl.
    2. Suchen Sie nach der Zeile mit dem Schlüsselwort num_path.
    3. Ändern Sie diese Zeile wie folgt:

    Von:

    num_paths 5000 einstellen

    An:

    num_paths 10000 festlegen

    Dieses Problem wird ab Version 13.0 der Quartus® II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Stratix® V FPGAs
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V E

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.