Artikel-ID: 000077548 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum können die Intel J3 Flash-Geräte die FPGA nach dem Betriebszyklus nicht konfigurieren, wenn für den MAX® II Parallel Flash Loader (PFL) die Option "Stopp" bei einem Fehler ausgewählt ist?

Umgebung

  • MicroBlaster™ schneller passiver paralleler Software-Treiber
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieses Problem tritt nur in der Intel J3 Flash-Gerätereihe auf, wenn die Option "Halt" bei Fehler in der PFL-Megafuntion ausgewählt ist.

    Um dieses Problem zu beheben, fügen Sie der nReset-Pin eine Verzögerungsschaltkreise hinzu, die diesen nReset-Stift für eine Zeit lang niedrig ziehen, bevor Sie ihn hochfahren lassen. Die empfohlene Verzögerungszeit beträgt mindestens 2 ms.

    Eine andere Lösung besteht darin, bei der für die Konfigurationsfehleroption erforderlichen Aktion "Dieselbe Seite wiederholen" oder "Von fixer Adresse wiederholen" zu wählen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    MAX® II CPLDs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.