Artikel-ID: 000077540 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.02.2013

Warum erhalte ich bei der Kompilierung eines DDR3 UniPHY-basierten Controller-Designs im Platform Designer Fehler?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise sehen Sie die folgenden Fehler, wenn Sie versuchen, das im Platform Designer generierte HPS-Design zu kompilieren:

    Fehler: Eingabe-Port DATAIN auf dem Atom ".config_1", ein cyclonev_io_config Primitives, ist rechtlich nicht angeschlossen und/oder konfiguriert
    Info (129003): Der Eingangsport DATAIN wird von einem konstanten Signal angetrieben, der Compiler erwartet jedoch, dass dieser Eingangsport mit einem echten Signal verbunden wird.
    Fehler: Eingabe-Port ENA auf dem Atom ".config_1", ein cyclonev_io_config Primitives, ist rechtlich nicht angeschlossen und/oder konfiguriert
    Info (129003): Der Eingangs-Port ENA wird von einem konstanten Signal angetrieben, der Compiler erwartet jedoch, dass dieser Eingangsport mit einem echten Signal verbunden wird.
    Fehler: Eingabe-Port-UPDATE auf atom ".config_1", ein cyclonev_io_config Primitives, ist rechtlich nicht angeschlossen und/oder konfiguriert
    Info (129003): Input-Port-UPDATE wird von einem konstanten Signal angetrieben, aber der Compiler erwartet, dass dieser Eingabeport mit einem echten Signal verbunden wird

     

    Lösung

    Dies geschieht, wenn Sie den Platform Designer direkt über die aufgeschobene Generation verwenden. Ihre .qsf-Datei enthält beispielsweise die .qsys-Datei, und das geistige Eigentum (IP) wird während der Arbeit generiert. Dies funktioniert nicht in einer aktuellen Version der Quartus II Software.

    Der korrekte Designablauf besteht darin, die .qsys-Datei in Ihrer Projektdateiliste durch die .qip-Datei zu ersetzen und dann Ihr Design neu zu kompilieren.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    Cyclone® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SE SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.