Artikel-ID: 000077518 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es ein Problem bei der Auswahl der Option Enable Avalon-MM byte-enable signal (Aktivieren Avalon-MM-Byte-Enable-Signal) bei der Erzeugung des RLDRAMII-Controllers mit UniPHY?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, die Option "Enable Avalon-MM byte-enable signal" (Aktivieren Avalon-MM-Byte-Enable-Signal) im Register Controller-Einstellungen des RLDRAMII-Controllers mit UniPHY in Version 11.0 hat keine Auswirkungen auf den Controller. Wenn diese Option aktiviert ist, wird kein Controller-Port für avl_be erstellt oder in beliebiger Weise verwendet.

 

Es gibt keine Problemumgehung zur Implementierung von Byte Enable. Dieses Problem wird in der zukünftigen Version der IP und von Quartus behoben.® II Software.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 8 Produkte

เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GT
Stratix® III FPGAs
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® IV GX

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.