Artikel-ID: 000077514 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.06.2013

Warum werden der Feedback-Takt und der Ausgabe-Takt in den Modi External Feedback und Zero Delay Buffer (ZDB) falsch angezeigt?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn der externe Feedback-Modus oder Zero Delay Buffer als Kompensationsmodus in Stratix® V, Arria® V und Cyclone® V Geräten ausgewählt ist, hat der Ausgabe-Takt nicht die erwartete Phasenverhältnis zum Feedback-Takt.

Dies ist darauf zurückzuführen, dass die Quartus® II Software falsche Verzögerungsketteneinstellungen in Version 13.0 und früher vorgenommen hat.

Lösung

Wenn externes Feedback oder ZDB-Modi erforderlich sind, reichen Sie bitte eine Anfrage an Altera technischen Support über mySupport ein.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Stratix® V E
Arria® V SX SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.