DDR3 HP Controller IP unterstützt die Kalibrierung in Simulation in Version 7.2 nicht. Die Simulation basiert darauf, dass das System von einer bekannten Ausgangsbedingung aus aktiviert wird, anstatt den Kalibrierungsprozess abzuschließen. In diesem Simulationsmodus bewirkt der Reset, dass sich das Phasenverhältnis zwischen der phy_clk und resynch_clk_1x nach dem Reset ändert. Die Quartus® II Software und IP Version 8.0 behebt dieses Problem, indem sie die Kalibrierung während der Simulation unterstützen.
Warum sehe ich eine falsche Leseaufzeichnung in der DDR3 High Performance (HP) Controller Megacore IP, wenn ich den Kern während des Benutzermodus in der Quartus II Software und IP Version 7.2 zurücksetc?
1
Disclaimer/Rechtliche Hinweise
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.