PCIe® Hard IP Core mit RootPort und Avalon®-MM-Konfiguration unterstützt IO-Lese- und Schreibanfragen über DEN CRA-Port. Die Fertigstellungen für I/O-Leseanfragen werden auch über den CRA-Port gesendet.
Der Txs Slave-Port unterstützt I/O-Anfragen und die Compeletion für I/O-Leseanfragen nicht.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.