Artikel-ID: 000077465 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.11.2011

Automatische Absprache mit CPRI IP-Core in Verilog HDL mit ModelSim 6.4b oder neuer kann nicht simuliert werden

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    CPRI MegaCore Funktionsvarianten mit Absprache mit automatischer Rate aktiviert und mit Verilog HDL-Ausgabedateien können nicht erfolgreich simuliert werden im Mentor Graphics ModelSim 6.4b Simulator oder in neueren Versionen dieses Simulators.

    Dieses Problem betrifft alle CPRI MegaCore Funktionsvarianten mit Automatische Absprache aktiviert und mit Verilog HDL-Ausgabedateien. Mit diesen Simulatoren kann keine Simulation für diese Abweichungen abgeschlossen werden.

    Lösung

    Verwenden Sie das Simulationstool ModelSim 6.4a, um diese Varianten zu simulieren.

    Dieses Problem wurde in Version 10.1 der CPRI MegaCore-Funktion behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.