Artikel-ID: 000077463 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.07.2021

Warum platziert mein F-Tile Ethernet Intel® FPGA Hard IP Design-Beispiel die 50G-2 OTN-Variante nicht am FHT0- und FHT1-Standort?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Softwareversion 21.2 wird der F-Tile Ethernet Intel® FPGA Hard IP Design Example die 50GE-2 Variante (alle Modi) nicht am Standort FHT0 und FHT 1 platzieren.

Lösung

Die 50GE-2-Variante kann an den Standorten FHT2 und FHT3 platziert werden.

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.