Artikel-ID: 000077461 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.06.2021

Warum sehe ich möglicherweise eine falsche Taktfrequenz in den Registern khz_rx (0x341) und khz_tx (0x342) des E-Tile Hard IP for Ethernet Intel® FPGA IP?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • E-tile Hard IP für Ethernet Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Möglicherweise wird eine falsche Frequenz in den Registern khz_rx (0x341) und khz_tx (0x342) von E-Tile Hard IP for Ethernet Intel® FPGA IP angezeigt, wenn die i_reconfig_clk Frequenz nicht 100 MHz beträgt.

    Denn der Frequenzwert wird unter der Annahme gemessen, dass die i_reconfig_clk Frequenz 100 MHz beträgt.

    Lösung

    Wenn die i_reconfig_clk Frequenz nicht 100 MHz beträgt, werden die Registerwerte khz_rx (0x341) bzw. khz_tx (0x342) mit der folgenden Gleichung berechnet.

    • khz_rx (0x341) : Wiederhergestellte Taktfrequenz /10* [100 MHz / i_reconfig_clk (MHz)) ], in KHz
    • khz_tx (0x342) : TX-Taktfrequenz /10* [100 MHz / i_reconfig_clk (MHz)) ], in KHz

    Das Beschreibungsproblem soll in einer zukünftigen Version der UG-20160 behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.