Artikel-ID: 000077449 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.11.2019

Warum erhöht sich das Jittern des Senders beim Zurücksetzen angrenzender Transceiver-Kanäle?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    Transceiver CMU PLL Intel® Arria® 10 Cyclone® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Sie können erhöhte Schwankungen auf einem aktiven Senderkanal mit CMU PLL beobachten, während sie angrenzende Transceiver-Kanäle zurücksetzen. Dieses Problem wird verursacht, wenn der serielle CMU PLL-Hochgeschwindigkeits-Takt auf den angrenzenden Kanälen gleichzeitig aktiviert oder deaktiviert wird, was einen plötzlichen lokalen Anstieg des Stromverbrauchs und Schwankungen auf dem aktiven Senderkanal verursacht.

Lösung

Um dieses Problem zu umgehen, verwenden Sie ATX PLL oder fPLL anstelle von CMU PLL.

 

Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Edition-Versionen nicht behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 6 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
เอฟพีจีเอ Intel® Stratix® 10 GX
Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Stratix® 10 TX
เอฟพีจีเอ Intel® Stratix® 10 MX
Intel® Stratix® 10 GT SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.