Artikel-ID: 000077445 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.05.2019

Warum sind nicht die tx_polinv und rx_polinv Ports verfügbar, wenn sie die native PHY IP des Transceivers im erweiterten PCS-Modus für Intel® Arria® 10 und Cyclone® 10 Geräte verwenden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die native PHY-IP des Transceivers für Intel Arria 10 und Cyclone 10 Geräte im erweiterten PCS-Modus verfügt nicht über tx_polinv- und rx_polinv Ports.

    Lösung

    Sie können die Rx Data Polarity Inversion aktivieren und TX Data Polarity Inversionseinstellungen aktivieren, um statische Polaritätsinversion zu implementieren.

    Sie können dynamische Polaritätsinversion implementieren, indem Sie die PHY mit verschiedenen Rx-Daten-Polaritätsinversionen neu konfigurieren und TX-Daten-Polaritäts-Inversionseinstellungen aktivieren.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.