Artikel-ID: 000077436 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 29.04.2021

Fehler: (vlog-7) Fehler beim Öffnen der Design Unit-Datei "./.. /.. /.. /rtl/address_decoder/address_decode/altera_avalon_st_handshake_clock_crosser_161/sim/altera_avalon_st_handshake_clock_crosser.v" im Lesemodus.

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Softwareversion 20.4 behoben.

In Windows-Umgebung wird möglicherweise die folgende Fehlermeldung während der Simulation des MAC IP-Beispieldesigns mit niedriger Latenz von 10 Gbit/s mit Modelsim® angezeigt, wenn die maximale Länge des Dateipfads über 260 Zeichen hinausgeht.

Fehler: (vlog-7) Fehler beim Öffnen der Design Unit-Datei "./.. /.. /.. /rtl/address_decoder/address_decode/altera_avalon_st_handshake_clock_crosser_161/sim/altera_avalon_st_handshake_clock_crosser.v" im Lesemodus.

 

Lösung

Um den Fehler zu vermeiden, reduzieren Sie die Verzeichnistiefe von Simulationsdateien.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Cyclone® 10 GX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.