Artikel-ID: 000077430 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.03.2019

Warum gibt es einen 1-Bit-Fehler im Stratix 10 H-Tile Eye Viewer, wenn "REIHEE" aktiviert ist?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit dem Fehlerzähler im Stratix® 10 H-Tile Eye Viewer kann es sein, dass ein falscher 1-Bit-Fehler gemeldet wird, wenn die DATEI aktiviert ist.

Lösung

Wenn Sie das Transceiver Toolkit in Quartus® Software Version 17.1 verwenden, wird eine automatische Korrektur für die falsche Fehleranzahl durchgeführt.

Wenn Sie den Wert für die Fehleranzahl über die Avalon-MM-Schnittstelle mit aktiviertem AVALON-MM lesen, sollten Sie den gemeldeten Fehleranzahlwert manuell um 1 abziehen, wenn die gemeldete Fehleranzahl größer als 0 ist.

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.