Aufgrund eines Problems mit dem Arria® V Transceiver PLL Intel® FPGA IP Kern in Intel® Quartus® Prime Standard Edition Version 18.1 Software können Sie bei der Analyse- und Ausarbeitungskompilierung einen ähnlichen Fehler beobachten, wenn der IP-Variation-Dateityp VHDL ist.
Ändern Sie im .vhd Folgendes:
Von
fboutclk(0) => fboutclk,
hclk(0) => hclk,
An
fboutclk(0) => fboutclk(0),
hclk(0) => hclk(0),
Dieses Problem ist ab der Intel® Quartus® Prime Standard Edition Softwareversion 19.1 behoben.